LDO 基准电压结构选择

小弟最近在做一款高压LDO,最高输入电压18V,静态电流 3uA左右,最大输出电流100mA，输出精度和psrr 等都没有要求(基本就是满足静态电流就行) ,请问这种LDO的基准采用哪种结构比较合适，请各位大神给指点一下，谢谢！

自己 顶起

要求低，选择面就宽了。核心还是怎么补偿零极点，其次是在小电流时的稳定性

请问这种情况可以用标准的bandgap去实现吗,谢谢?

bg就算外加buffer，也提供不了这么大的电流吧?

你好,你说的提供不了这么大的电流是什么意思,这里的BG需要提供大电流吗 ,谢谢！

1.你的输出电压范围是多少?输出固定吗?如果输入输出压差较大，可以用nmos的LDO啊！补偿好做
2.是做片内LDO（一个cell）给其它模块供电还是就是做一个LDO芯片?

用标准的就行，控制好各block电流，做好补偿

the most popular solution of low Iq bandgap isE/D NMOS

bandgap在这里只是给LDO提供一个稳定的偏置电压，并不提供负载电流，这里的100mA电流，应该是指负载电流！

输出电压要求?
psrr没要求的，用Zener加npn得了。

pretty good

嗯,说的对,100mA是负载电流 。

你好：
1. 是固定输出，就是常用的输出电压(3,3.6,5V等);
2.是整个LDO，不是某个芯片的block；
请问你问的这两个问题与基准结构的选择有关吗，谢谢！