带隙基准上电时间慢？什么原因？然后有什么办法解决呢？求各路大神分析分析
时间：10-02
整理：3721RD
点击：
LDO里设计的基准上电要20us才稳定?
加大电流是最直接的方法
增大带隙运放的环路增益，减小带隙输出的滤波电容，增大带隙每个支路的电流，你想调到多少?
上电时间调到多少算是比较合适?
看后面应用的具体要求
就一句现象描述就指望大神能分析出问题?
增大运放的摆率?
增大偏置，减小电容。
电流大概有13u
功耗啊，还有最后得到的基准电压与电流大小有关