PLL测试不锁定求助

设计了一个电荷泵pll,bd的，VCO输出3.1GHZ ，测试时发现，VCO在输出2.8G 2.9G时能锁定，3.0G往上就不锁定了。开始认为是pll的稳定性的问题，试着改cp的电流，无论是增大电荷泵电流还是减小电荷泵电流都无法使可以锁定的频率提升。我自己认为为了提升电荷泵型PLL的稳定性，如果要调整电荷泵电流的话，应该增大电荷泵电流，因为增大电荷泵电流时，电荷泵PLL的开环增益曲线的单位增益交点会往右移动，（Icp/2pi*(r+1/sc)*kvco/s/N=Icp/2pi*(r*sc+1)/c*kvco/s^2/N）,而电荷泵PLL的相位在f=0时是-180°，相位裕度为0；在f=无穷大时是-90°，相位裕度为90°。所以cp电流越大，单位增益交点越往右边移动，对应的相位裕度越大，越稳定。不知道是不是这样的，请各位高手指教。
另外一个问题是，虽然增大或者减小了电荷泵的电流，sweep 分频比后发现，pll可以锁定的频率还是没有增加，这还可能什么原因造成的呢?多谢了

给PLL供电的LDO不稳定了吧?

你用的什么工艺，65nm? 你PLL里用的什么电容?

恩,多谢，也尝试了一下.后来问题解决了,是分频器的偏置电流不够大,增加了偏置电流后速度提高了,就可以在高频率锁了.另外一个稳定性的问题不知道各位大侠有没有建议

65nm工艺 用的是varator电容

看你写的传输函数，你的PLL应该是2阶的。而我们通常做的比较多的都是3阶或者4阶的，传输函数不一样。看了你的分析，仔细地想了一下，2阶的PLL的loop稳定性应该就是你分析的那样。当你把ICP调大，由于zero受LPF的R和C决定，基本不变，那么opne loop的单位增益带宽也会向高频的地方移动，相应地phasemargin也会变大。但是只要zero<fc,ol的pm肯定大于45，如果你把zero设在fc的1/10，那无论你怎么调节ICP,pm也就是在90附近。是不是2阶的PLL的稳定性比较好设计?