微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 运放建立时间的计算 (need help)

运放建立时间的计算 (need help)

时间:10-02 整理:3721RD 点击:
一直没搞明白运放 建立时间(线性),精度 和环路增益,环路带宽的关系(表达式)
达人们帮忙解释下子,有相关资料求共享

no one knows ?

谢谢小编的字来噢

静态误差要求越低,开环增益需要越大,反馈系数越低,相同的静态误差下,开环增益需要越大。
动态误差要求越低,GBW需要大大,反馈系数越低,相同的动态误差下,GBW需要越大。

谢谢楼上的回复
这是比例式的,我的意思是如果我现在给你spec有settling time , settling accuracy , 你怎么运用这个去计算管子参数。
假设为最基本2级运放

为了信元

难道没人知道? 还是太简单 了?

t=(ln(1/s))/(2*pi*BW);

in above equation, s is the allowable error, for example, 0.1%; BW is the bandwidth of the close loop, it depends on how you use the opamp, for example, if connecting as
unit feedback, BW is UGW of the opam, is adding a feedback factor y, then BW=UGW*y

Thanksallen_yyq
This is fomular about the GBW and settling time, right?
What is the relation between the settling accuracy and the loopgain?
Will it be different , if the amplifier is used in the oversampling a/d convertor ? I mean the fomular.
My amplifier is used in the oversampling a/d convertor integrator

应作者要求删除原内容
[

一阶系统阶跃响应?汗了 信号系统全丢了
sigma delta ad不是挺火的么怎么牛人都不在啊

顶下 等大牛继续释疑

Will it be different , if the amplifier is used in the oversampling a/d convertor

BW is the bandwidth of the close loop, it depends on how you use the opamp

Thanks for replying
The amplifier is used in a sigma delta AD, as I told before.
So it works as an integrator.

2阶系统阶跃响应k

静态误差要求越低,开环增益需要越大,反馈系数越低,相同的静态误差下,开环增益需要越大

没有准确的公式么
过采样率对它影响是什么

对于1阶系统,如前面所述,按照指数上升,时间常数为1/(2pi*GBW)(GBW为闭环),因此GBW越大,settling time越短
对于2阶系统(无零点),如果wp2>4GBW,那么settling函数为两个指数函数相减,一个时间常数为1/(2pi*GBW),一个为1/(wp2),但上升要比一阶来得快;如果wp2<4GBW,将会出现过冲,damping factor=wp2/2,因此wp2越大,settling越快。
如果出现零点,根据左半平面或者右半平面,会恶化或者加快settling

从settling角度出发,wp2=4GBW是settling最快的时候,但是这样两级运方比较耗电, 设计时可以取wp2=3GBW,此时对应PM~72degree,而引入的瞬态overshoot很小。

仿真时,如何用自动计算简历时间?

学习!

学习之。

颇为而突破万儿童哦我饿哦iftgsdlkfjgsldf

此贴甚好,收益多多,谢谢小编和回复的各位

我也是学ADC的,回复一下挣点钱,再下载看看。

赫赫和额

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top