微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence中schematic设计

cadence中schematic设计

时间:10-02 整理:3721RD 点击:
我在进行电路图的绘制时,添加pin时,显示invalid net expression是什么意思?如何解决?请各位指点。

你少了一个basic库了,得添加以下

通常在这里
$CDS_INST_DIR/tools/dfII/etc/cdslib/basic

谢谢了,已经解决了!

很厉害,咋诊断出来的?

非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top