微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 源漏穿通和DIBL的区别

源漏穿通和DIBL的区别

时间:10-02 整理:3721RD 点击:
源漏穿通是大的VDS是的源漏的耗尽层连在一起。
DIBL是大的VDS导致源漏之间的势垒降低,VTH降低。
总觉得这两种短沟道效应很相似呢?有高手能讲解一下这两者之间的本质区别吗?怎么区分呢?
在下先谢谢了!

再顶,求指导

你所谓的漏源穿通是punch through?

VTH降到0,你不就穿通了吗。

是不是这样子的:两者一般都发生在短沟道器件中,只是发生的先后顺序不同,穿通(源漏之间bulk击穿)一定发生在DIBL之后,因此穿通可以看做是DIBL的终极情况,即漏端电位被拉低到源电位。

是的啊

难道穿通是VTH降到0,而DIBL是VTH降不到0吗?

我也是这样想的啊,就是书上也没有具体讲两者的关系,都是分别说明两种现象。而我又觉得这两种现象比较像,所以才来咨询一下,应该什么时候考虑源漏穿通,什么时候考虑DIBL的啊。

再顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top