微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > Low power Bandgap的问题

Low power Bandgap的问题

时间:10-02 整理:3721RD 点击:
因为项目需要,做了一个low power BG就是最简单的架构
每路电流path在常温下大概是0.1uA的电流,用的MOS size非常夸张,大概是2/20u这样的量级
最开始担心高温不能工作,因为高温下leakage可能会变大,而本身电流又很小
但测试结果是,高温下基本能工作,低温下却不能(-40)
有大神做过这种BG吗?大家觉得可能是什么原因?
谢谢

2/20u这样的量级? 担心高温不能工作?
高温下leakage可能会变大?
不会的,你又不是20/0.5

还有请问工作电压范围和工艺是? 低温下是所有电压都不工作?
不太可能啊

是啊,就是因为担心高温下leakage,所以用了2/20u这样的MOS

工艺.13 ,,, 目前测试的电压是3V

低温时,管子进入亚阈值区了。电路直流特性已经不正常了。

我怀疑启动电路低温不正常

低温什么时候开始有问题的?
你的仿真各个cornor都完全仿过了嘛?
特别是 SS ?

是先启动,再降温的

因为不是我测试,加上又是SOC中的一个小模块,所以我也不清楚何时开始有问题。现在只知道-40有问题,常温和高温没问题换了一个电流大一些的BG,系统也没问题

SS当然有跑。
不过本身是shuttle,遇上ss的可能性很小

看启动电路吧

一般来说 100nA的仿真还是准的,
即使进入了亚阈值区域!

低于200nA的静态偏执电流的仿真结果都不可信。亚阈值漏电更会恶化漏电。
这是我们的 Device设计工程师大量测试数据发现的规律哦

mos 0.2ua 还可以 current mirror
but 0.1ua 可能会出现 mirror 不好,
如果低压 5v 目前做 0.5um 5v ok
0.5um 40v dmos process 0.3ua 下高压MOS MIRROR 会部份 失效
做UVLO 会LOSS YIELD
你要不要hspice 温度 SIMULATION 改到低温 -60 .
+ bandgap mos input先假设 r=100~500k
给小 leakage current ?
还有低温 -40 start up fail ,你 decap 看会不会就会动?
如果是那很大可能是低温 start up 机制不够完美量产下会出现
某些DIE 低温 fail .
不知道 mos current mirror 最小能mirror 多小是否 10na 还可以 mirror
出来?须要 start up ..想使用 50na 小电流去充电
mos mirror0.5ua => 5:1:5:2
use 10na low current for long time start_up circuit

40V高压管如果摆放在应力小的区域,我们测试发现其失配10%~30%。一般高压管的静态电流偏置为保证可靠性和量产一致性,基本都要大于2uA。

we test hi-volt uvlo 0.5~1ua is work
total chip start up current1~3ua
typical 1.5ua
and 40v device mismatch really large .. offset ~200mv
5v device offset<10mv

what isshuttle?

Is the BGpowered by LDO?
check the power of BG drop a large voltage at startup time which make startup circuit of BG failed.

请问是多大电压的device?我们用的是3.3V的

MPW



应该不是power drop,因为VDD是3V,设计时1.8V就可以工作了

谢谢,请教下UVLO是什么测试啊?我们目前做的是0.13um,3.3V的IO MOS做BG
你的数据是40V的MOS,不知低压device,这方面是更好还是更弱
非常感谢!

请问如果只是3V的MOS呢谢谢

这个需要PCM测试。每家工艺不同

UNDER LOW VOLTACGE LOCK

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top