混合讯号设计流程
时间：10-02
整理：3721RD
点击：
各位先进好：
我最近在研究混合讯号IC，我主要研究SAR ADC，但是我很好奇数位端的部分能否用verilog来实现，这样做是否有什么缺点?
那做混讯需要懂Verilog吗?
谢谢各位回答
我最近在研究混合讯号IC，我主要研究SAR ADC，但是我很好奇数位端的部分能否用verilog来实现，这样做是否有什么缺点?
那做混讯需要懂Verilog吗?
谢谢各位回答
sar数字部分很简单，用不用verilog都可以，如果加校准，或者改变编码方式，数字变得比较复杂，用verilog更好
谢谢大大的回覆，所以学verilog是有好处的? 那数字部分是使用数字ic的模似流程喽