微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence仿真时报错

cadence仿真时报错

时间:10-02 整理:3721RD 点击:
在用cadence spectreverilog进行数模混合仿真时,verilog-xl仿真报错,如图

,本人经验有限,无法解决,希望有经验的大神能帮忙解答一下,谢谢

自顶,求大神解救

问题补充:我在verilog代码中根本没有用cdsNet0,也不知道它从哪来的

自顶,没有人遇到过么

没人么,。自顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top