在做采样保持电路遇到的问题，望高手指点迷津

各位大侠，小弟现在在做采样保持电路，100M的采样速率下，出来的波形图如上图所示，第一图是输入信号为47M时的图，第二图是输入信号为25M时的图，可以看出左面的台阶和右面的台阶不太一样，为什么啊?还有台阶不是很平，有尖锋，而且随着输入电压增大剑锋变得越明显，这又是为什么呢?忘高手指点，谢谢！

how bout its setting time, SNR, SFDR?

为什么没有清零项

感觉到建立时间够了，但是SFAR还是60多，可能是运放增益比较低的缘故吧?

问题
好像你的是有问题的，有脉冲应该是相位太小吧

好，谢谢！

这位朋友，很感谢你的解答，你说的没错，调高相位裕度后整个电路有改善，但是在我反复调整以后SFDR还是在60多70左右，我觉得是增益比较低吧，还有开关（主要是CMOS开关）不理想，NMOS和PMOS不匹配造成这样的结果吧，因为我的bootstrapped开关SFDR有90多DB100DB左右样子吧。另一个重要问题是现在已经解决了采样后曲线上半部分台阶很平但是下半部分却呈现台阶不平有尖峰的情形，这是造成SFDR比较低的原因之一吧，我现在没弄明白出现这种情况的原因是什么，是输出摆幅上下不对称的原因吗?望高手指点迷津，谢谢！

小编，我想问问你怎么调的bootstrapped开关SFDR达到100dB,多谢了，因为我现在真的很困惑，拜托