微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于DLL(延时锁相环)的simulink建模

关于DLL(延时锁相环)的simulink建模

时间:10-02 整理:3721RD 点击:
想请教一下各位大侠,如何来对压控的延时线部分进行建模呢?我在尝试用variable transport delay来实现,可是却搞不定。郁闷呐!我的想法是用transport delay来模拟压控延时线的初始延时,再用variable transport delay来实现压控可调的延时部分,这两个模块输出的波形都有很大的斜坡,不知道如何消除,或者如何设置避免斜坡,因为我的输入基准时钟都是没有斜坡的理想边沿。请各位大侠不吝赐教!3ks!

自己给自己顶一个,避免沉了!

您好,想请教您下:DLL的滤波电容是不是比PLL的滤波电容要大很多?因为我看了一个DLL的文章说如果要降低抖动,电荷泵的充放电要小,而滤波电容要很大(看一篇文章是95pf)?而DLL中的三个抖动,周期到周期的抖动,RMS抖动,pk-pk抖动这三个用spectre如何仿真?怎么看结果?谢谢了。

自己给自己顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top