求助zwtang

唐老师好
我现在有一些vco的问题想请教你：
1.vco的起振时间是不是和负阻补偿tank loss 之后剩下的那些负阻大小有关，也就是说和开关管的gm相关
2。vco的起振时间会不会影响pll环路的稳定? 还有就是当有afc时 这个时间对于afc的工作时间是不是可以忽略不计? 综上我需要多少的起振时间比较合适?
3.对于qvco，我应该怎么仿真电路的phase error我现在使用最土的方法 也就是看iq两路的波形 一个到波峰的时候，另一个和零点差多少mv然后再换算成多少度。
4.我看到你的论文中，test buffer都是用开漏的结构那么这个buffer是不是取最小的宽长就可以了? 这样对tank引入最小的寄生电容和电阻
希望唐老师能回答 谢谢了

1&2.VCO的起振通常会很快，而且其时间不重要。PLL环路的稳定性与VCO起振时间无关。AFC工作时，预留一些时间给频带切换就可以，具体依赖于仿真结果。
3.PSS仿真，观察一次谐波的相位差。
4.栅长越小，寄生电容小，但buffer之后相位噪声性能会变差。保证相位噪声的前提下，栅长越小越好。

2# zwtang

谢谢 唐老师你所说的起振时间很快 那多少叫很快?50ns?100ns?还有用电阻负载的buffer必须有足够的宽长比使的 输出的直流为vdd/2不然上面会截止失真

起振时间100ns数量级，以仿真结果为准。
输出直流没有必要为vdd/2，否则功耗过大。关键是相位噪声性能不能被恶化，波形如何关系不大。

4# zwtang
谢谢

干脆请唐老师作eetop的终极解答者好了。
这样论坛上的问题就能够都得到解答了，唐老师的桃李遍布产业界！

thx

赞··