微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 模拟后仿讨论

模拟后仿讨论

时间:10-02 整理:3721RD 点击:
SerDes用Calibre提的spectre网表跑后仿,在ADE下跑后仿,跑的很慢,每次都是跑一天,然后第二天发现空间不足stop掉了。但是才跑了2%的样子,就产生了65G 的数据缓存。这个正常么?这么玩,我的SERDES后仿根本没法跑啊。这得给他弄个几百G的空间才能跑完
求大神分析下这情况正常么?serdes后仿应该怎么弄?

但跑C+CC试试

确定每个模块设计的margin足够,用用TOP后仿。

速度慢和空间不够是两回事,前者可以用aps或parasitic reduction, 后者只需要保存需要的net即可

你好,请问下提C+CC是只提电容和寄生电容么?不提R有影响么?那我提NoRC可不可以嘞?谢谢!

已经用了aps了,而且只保存了必须看的10个net,请问parastic reduction是怎么处理的?

每个模块都是单独后仿过的,margin足够是什么意思?如何判断?top后仿?我所有的模块搭建在一起后仿是你指的top后仿么?

我看到parasitic reduction了~这个选择default就可以么?如果给他设置Fmax会怎样?他会忽略这个频率以上的寄生么?

应该跟仿真设置有关,是收敛性的问题

提R会导致仿真的时候计算直流工作点不收敛,因此fatal error。提C+CC可以看频率,R可以单独提取



不收敛的话会在仿真进度出来之前就报错吧。?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top