模拟高速电路加dummy

模拟高速电路需要加dummy，dummy rule 自动生成的dummy密密麻麻，怕寄生要影响高速信号工作。需要手动加dummy，但drc rule里对density的要求是每个200*200的面积上的，电路版图的空隙没办法让我每个200*200的面积都满足要求，怎么破?我可以将dummy层直接覆盖设计版图之上么?这样会不会有不好的影响?

金属的dummy?你直接画到版图上不就把电路都短接了?
把原来的金属连线加粗点。

哥你真逗

dummy 会是金属 所以不要随便加在你的原来的线上 防止短路之类可以在距离信号线足够远的地方放dummy 应该有block dummy的layer 加上之后在生成dummy
至于怎么算足够远 那就要看你工作的频率 甚至你需要仿真一下

没做过模拟高速，大神指点下?

话说看到你的drc要求16%的密度就可以了，怎么很难达到?

是这样的，全局的密度达到了，但是局部的因为没法填充了，所以达不到

你好，我的工作频率是1.25G的，请问如何仿dummy对信号传输的影响呢?

局部可以不加

哦，大神呐，我再请教你一个问题呗~我的数模混合电路我只想做模拟部分的寄生提取，做数模混合的整体后仿，但pad和dummy是把数字和模拟模块整合到一起后加的，整合完后可以只提局部的寄生参数么?

好像寄生参数提取工具，还不能按区域进行寄生参数的提取.但是你可以单端提IO寄生参数或不提；模拟部分单独解决density后进行寄生参数提取；逻辑电路部分直接用门级电路网表；将这三部分整合在一起；进行后仿真；这样虽说和实际情况会有差异，但差异不会太大。

1.25G的频率不算高 可以提取部分有dummy的电路 然后仿真 看看对整体电路影响多少 一般可以提取关键的部分还有 整体的density满足了 局部仍然可以加 只要不要高过 global 的 maximum density就可以
或者就重新弄一下整个芯片的dummy
一般填充dummy的适合 都是先填local （关键部分）然后在一些无所谓的地方加很多来满足global的
至少我是这样做的 当然不同的工艺 甚至不同的fab都有不一样的规定

做法：按照工厂提供的dummy rule进行添加(calibre 做的很好)， 若是你真的很介意某个局部添加，你跟工厂沟通一下，可以不加。如金属螺旋电感，一般用顶层金做，下面都是空的。

1G dummy metal dummy 基本可以忽略！