微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > LVS提原理图出错

LVS提原理图出错

时间:10-02 整理:3721RD 点击:
RT
如下图



virtuoso下用calibre跑LVS,跑小模块没有问题,直接笑脸了。跑大模块就出现了这个错误。然后把大模块的上个版本拿出来跑,也是一样的错误。但是大模块的上个版本是以前跑过了的呢,现在跑却不行了。license中间shuntdown后又start的,但小模块能跑目测不是license的问题。
请问还有什么原因会导致这个错误呢?好忧伤啊。原理图和版图文件夹下都已经没有带lock的任何文件了。好费解啊。

新建Schematic 然后版图贴过去试试

可能跟系统相关

新建Schematic确实有用,这是何故。

学习了

原理图修改后没有保存。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top