有用 nwell to substrate cap as decoupling cap？

向有工程经验的问一句：
刚想起ibm 65nm design manual 里有句话："large area of capacitance used as decoupling must use n-well to substrate capacitance".
请问有经验的人，真有很多人用nwell-to-substrate cap 做decap 的吗? 这样做的serial resistance 岂不会很大?与其这样还不如把decap做在pcb上。
我想对于>100MHz 或者 >1GHz 的decoupling, 都是用thick-oxide MOS 吧。

在芯片上加decap优势主要有：片上电容能高速100M上MOS翻转对电源供电的补偿，减少局部区域电弹和地弹，外部接decap是经过了很长的RC网络是不可能实现高速补偿的，MOS的工作是就近取电，片上加还是不够
，跟好的效果是高速MOS翻转附近有deccap，这样的decap是最有效的。否则加大再多起不了作用，是一种浪费。

没错，
所以说这nwell-to-substrate decoupling cap 是没多大用的了?
需要on-chip decoupling，就用thick-oxide mos?

那ibm为什么说must呢，是不是大面积的栅电容做不到，天线效应比较严重什么的，所以才用阱衬底电容?
可能ibm不是从性能而是工艺角度考虑的

没玩过65n，等真相。

你得到了他，大面积的栅电容肯定是不准许的

请问，用nwell-to-substrate cap 时，有什么需要注意的地方吗?
有验证过这种方法的牛人，指点一下吧。

在应用nwell-to-substrate cap时，有什么注意的地方吗?
请验证过这种结构的牛人，指点一下吧。