Verilog-A中model card的问题
时间：10-02
整理：3721RD
点击：
请问各位在Verilog-A中associated model是什么意思啊?它和model card什么关系啊?
刚刚查手册理解了一点点~