为什么后仿比前仿结果好？

既然post layout simulation更好了，还要改进什么?
改到跟前仿一样差?呵呵
而且你太笼统了，谁知道你是什么样的电路，后仿怎么个好法
一般后仿只会更只会差，没人相信vco后仿比前仿跑的还快吧
所以具体问题具体分析

是RF的电路么?我没有做过RF电路的，据说RF后仿会比前仿好。

因为后仿里的R、C都是理想的，没有电压系数，没有温度系数

你真做过后仿吗?

只是多出来的寄生rc是理想原件，原来电路上的device还是有model的
而且寄生rc也有cornerd的

我也遇到过这种情况，有可能寄生的R C L可能对电路的某些状态有影响，得具体分析。可能对某些指标会变好，某些会变坏。

是一个10bit，pipelineAD的后仿，前仿ENOB是9.64bit，后仿是9.70bit。还有其他仿真，比如加了一个单转双电路，ENOB下降了，但还是后仿比前仿好。
我做的不多，总觉得后仿大概应该比前仿稍差点，所以有些怀疑，后仿电路没问题，抽了好几遍，C+CC的，结果几乎没区别。

还真没有遇到过

还以为你前仿9.6，后仿10.0了呢
首先，就这么点差别0.06dB你就果断得到结论后仿比前仿好，这点误差可以忽略，
一个是0.1024%，另一个是0.09824%，差别比较小
这只能说明post simulation和pre simulation比较符合
也许postsimualtion netlist 更大，simulation step不一样，结果自然也有所不同
还有就是现在的工艺下，做完layout ，也许headroom 会大一些，这是一些静态参数
我自己做layout时候就知道layout会比schematic好一些，也不做post simulation，等不起啊

谢谢你哈！

我讲的自然是寄生的R、C，不需要随便怀疑别人的智商吧

＂因为后仿里的R、C都是理想的，没有电压系数，没有温度系数＂
本来没怀疑你的智商，现在真怀疑了。

神经病一个。

后仿网表中的mos管会提出各个管子离有源区，还有N well边缘的距离。由于STI的效应，处在有源区或者N well边缘的mos管的物理特性与理想情况相比稍微有所变化，一般model里也会有这些参数。而在前仿时这些不一定会考虑到这个问题。所以出现后仿比前仿好也不是不可能。但是一般来说因为寄生RC的影响，后仿要变差的。碰到到后仿结果和前仿结果差不多的情况时，我一般都会特意去查看一下后仿提出来的网表是不是正确的。之前遇到过用calibreview做后仿网表出错的情况，不过用hspice，和 spectre提的网表倒是没碰到过出错的时候。

这个有可能呀，个别时候稳定性分析，关键看你是什么电路，看什么参数了。

后抽的netlist是要一句一句对着找么?
之前只是对着后抽和版图找了类型不同的器件中的几个看了看名字，尺寸之类的。太不可靠，是不?
还有问题哈，calibreview是不是对同一个版图的后抽会一直犯同一个错?
把寄生电容删掉再跟版图做LVS可以用来检验后抽是否正确吗?
坐等指教。

啥是“个别时候稳定性分析“呢?
我做的是10bit，2.5Mhz，pipelineAD，在计算前仿后仿ENOB出现的问题。

描述的有些笼统，因为前仿真的时候也会人为加入一些寄生元素，但后仿真时可能这些寄生因为比当时设想的还要小一些呢，效果自然也就好了

我之前发现calibreview网表错误是发现后仿功耗大了很多。然后发现网表中fingers=1的管子出来的W是前仿网表的2倍。之前我查网表一般就看看m>1, fingers>1, segments>1的哪些器件的W有没有正确，然后再比较一下前后仿的功耗。也没找到很好的方法。
你可以试试你所说的方法，我感觉应该可以比较出来。好像calibre还可以做svs, 比较两个schematic网表。也可以试试用它比较前后仿的网表。

我做的是PMU，我不能确定你pipelineADC方面的问题，而且我的经验是这个和具体电路是有关系的，因为寄生电阻可能都在不同的电路部分起到的作用不同，也许增大ESR值就对我的电路的稳定性就有好处，但到你的电路中就可能恶化你的参数。这已经是我说个别时候的意思，一般来说，如果你看到后仿真和前仿真有很大区别，那么你分析电路，然后在你认为关键的地方直接加电阻、电容就可以观测到你后仿真的问题。

做过带隙的后仿真结果比前仿好一点，但是差别不是很大。做过vco的后仿，如果没有提取电源地上的寄生参数的话频率会变高，但是提取了电源地之后频率就变低了很多。

我是只求别差太多

只是一个参考，不用太在意，只要结果是在合理预测范围内就行，仿真的东西都是建立在数学方程之上，有些曲线本身就偏离实际，

有些电路是这样的