求教:如何trimming 一个osc的控制电流，达到较精确的频率啊？

看了一个晶圆上的osc频率数据，该osc的控制电流是由bandgap提供的1.2v电压和外置电阻产生的，关系是I=VREF/R_ext。
我想一个晶圆上的cornor相差不大，频率误差主要是由mismatch产生的，大概是-5% to 5% 左右，
我想试下通过trimming来使同一外接电阻下
1.不同cornor的不同晶圆上osc的中心频率互相很接近
2.又或每一个芯片都达到精准的频率
想请教下以上两个目标有能通过trimming做到么，这个trimming是在晶圆制造那个步骤和如何做到的呢?trimming之前整个晶圆的顶层metal已经做好了吗?如何取样测试?是整个芯片的顶层metal一起改，还是要制造出来后一个一个芯片（裸片）的改么?谢谢大家！

1. 晶圆全做好后, 在测试阶段做 Trim
2. 你要先让 IC 在测试时可以输出频率来跟标准频率比对
3. Current Trimming 在不要求非常精准时可以使用, 晶圆上可以用来做为 Fuse 的可以是 Metal 或是 Poly

谢谢你的指点。你的意思是单个芯片每一个都用不同的trimming, 还是一个晶圆上的芯片都用相同的trimming?
若是单个芯片每一个都用不同的trimming，我相信这样会更加精准，
若是一个晶圆上的芯片都用相同的trimming ，那估计起码有-5% to +5%的误差。
还有这样的trimming代价大吗?一般占芯片成本的百分之几呢?谢谢。

wafer level测试时会对每颗die进行trim，我知道的有current trim和laser trim两种，前者比较费die sie，后者比较经济，但是两者都需要为之设计相应的trim circuit.另外laser trim需要使用laser机，应该会增加cost。

就是啊，就算能把频率做精确些，每个都要测试，每个都要trimming,不知道公司是否接受得了。

如果是超高精度的要求，（很多日系厂商这样做的），是需要每个chip在测试阶段都分别trimming的。trimming的cost以时间收费。

感謝大大分享努力學習中

xuexi...

trim osc ！

implant_process_modifications_for_suppressing_wpe_19