关于bandgap电路中opamp的设计
我现在有设计一个p-type输入的two-stage opamp，是准备当作buck中的Error Amplifier来使用的，设计的时候是预估了5pF的负载，功耗约650uW(未包含偏置电路)，不知道是不是太大?
关于op设计上负载的预估各位有什么建议?
用EA当bandgap的op挺好
2# wind2000sp3
仿真结果是挺好，但是光是里面的OP的功耗就很大，我看了许多篇bandgap论文中功耗都很小。
主要是第一次接触DC-DC的东西，虽然看了很多资料，很多区块在设计的时候不知道该怎么拿捏功耗跟实际需求。
另外，我是使用0.35um的工艺
你要做产品还是科研?
要是科研，就尽量压低电流好了
要是产品，还是保守些吧
那些所谓的亚uA的东西大多不可量产
4# castrader
是作科研的，所以我就是把所有东西都压低就好?只要能照理论上去运作就行了?
In general, bandgap circuit doesn't need high speed response time.
Therefore, you can use small bias current in your error amp for saving power & high gain (high accurancy).
做科研也分是否要流片测试
你要测试结果的话，还得注意一些
比如bg的offset就是一个非常麻烦的东西
比较赞同7楼的说法
你自己不知道你的bandgap op负载时多少吗?那还怎么设计。
看你的重点在哪里了：
如果你要求效率，那么bandgap的这点功耗怎么招也影响不到效率，现在的DC-DC的静态电流都在400~600uA左右；
如果你要求待机时间，那么你应该引入Burst Mode，可以切掉多余的静态电流，切到标准静态电流的1/10应该比较容易，这方面的Paper论坛上也不少。
Bandgap是整个模拟电路的心脏，在这个模块上冒险实在是得不偿失，如非必要，不要打它的注意。除非你不流片，玩玩模拟，那肯定是怎么说都有道理了。
Bandgap是整个模拟电路的心脏
据说除了offset，其他的就随便做下就好了
不知道你的bandgap op负载
打算trim吗?
探针可是有等效负载电容的，
如果打算trim
可以额外的在负载加个20p电容，看是否环路有相位裕量，
另外不加探针的等效负载电容，也要能稳定
你的功耗也太大了，只要设计合理，
10~20uA的静态电流，保证你肯定能量产。
我主要针对的是工艺偏差，而失调是芯片内部不对称不匹配引起
我指的工艺偏差是指大批量产时，芯片于芯片间的离散程度
主要是因为
（1）同一个wafer上不同位置的die
（2）同一批次中不同wafer上die
（3）不同批次中的die
工艺稳定会影响bandgap的初始精度
这方面主要关系到器件参数
（1）电阻绝对值的精度 约+/- 20%
（2）pn结电压等
这些其实受工艺决定，比如doping density ,the depth of difussion,
doping profile 等
看看如何设计了，小电流的Iq的Bg完全可以，量产也没问题。
我曾经做的Bg, Iq只有2uA，trim前精度达到+-3%, PSRR高达100dB@1kHZ