怎样提高pipeline adc的THD和SFDR

小弟最近在设计10bit 40MHz的pipeline adc，仿真发现SFDR和THD比datasheet上的要求差一些，但是不太清楚，怎样去修改电路以达到要求的性能，请各位大侠指点。谢谢啦。
一般要尝试着改善哪里的性能?
补充一下：我想问的是，我怎样去寻找哪些地方会影响到THD和SFDR，怎样一步步排除?
比如说，sample and hold这个block，我要做哪些仿真验证，来证明这个block是满足了整体的动态特性要求?
在比如说，MDAC和subADC这里，我又要做怎么样的仿真来确保满足动态特性?
我比较迷茫，请路过的各位大侠不吝赐教，指教小弟一两点！不甚感激！

这样的如果有人能回答简直是神奇了

问题很广，最简单的办法是加上digital calibration吧。

小弟也是初来乍到，菜鸟一个，见笑了，我现在就是做完了瞬态仿真，10bit的数字输出正确，之后做动态特性仿真，nyquist频率的sinewave input signal，做的1024点的fft分析，时钟频率40MHz，我的正弦波输入信号频率是19.9609375MHz，仿真结果显示，THD和SFDR比指标稍差一些，我现在想要改善一下这两个指标，但是不知道从哪里改进，试图改变一下采样保持电路中的开关尺寸，发现基本没什么影响。

谢谢你的回复， 如果不加digital calibration，还有哪些措施可以改善，不想再增加电路了。

把第一级放大器的gain和frequency加大些试试?我不是很清楚了。另外，比较器的offset也会有影响。

说的太含糊了,你说的datasheet是什么?有reference design?
没法判断,只能猜测了
正常情况下,simualtion 时候不会有noise的因素，只会有harmonic
如果是harmonic，就看看headroom和settling
如果有spur，就仔细检查一下clk phase timing

要看你每一级是否满足指标

小编能否将FFT运算得到的频谱图贴上来?

我对每一级的仿真只进行了settling的仿真，就是在adc的输入给两个直流电平，正输入2.5V，负输入0.5V，差分输入为2V，然后看每一级的余量输出是否满足精度要求，其他的针对每一级还可以做哪些验证吗?针对每一级也可以做fft分析吗?请赐教，谢谢

谢谢你的回复，我说的datasheet就是指老大给的设计指标，我们内部说习惯了，呵呵
我还想问一下，我怎样确定是harmonic还是spur的影响那?从频谱上怎样分析那，我现在也不知道怎样去分析频谱，怎样从频谱上获得更多的信息。我做了fft分析，只是通过matlab程序，得到了SNR，THD以及SFDR这些指标，至于怎样分析那个频谱，就不知道了，请赐教。
再次感谢你的回复，祝元宵节快乐。

这个不行，拷不出来啊

能具体说一下比较器的offset怎样影响动态特性的吗?
如果比较器的offset都在后面的digital error correction的校正范围内，还会对动态特性产生很大的影响吗?
谢谢啦。

路过的大侠，帮帮忙啊，谢谢啦

单跑SH开关的SFDR有多少呢?和整体差多少呢?

输入电压仿佛很大啊

你好，我最近做了一款连续时间的Sigma-Delta ADC ，电路设计出来后如何测THD和SFDR,求教下，谢谢。

你仿真的时候加电容失配了吗?没有加的话pipeline本身的线性度应该是很高的，只要你的放大器增益足够大，采样开关的注入电荷不太大的话
几位的设计?目前SFDR达到多少了?要不贴张频谱图上来吧

S/H的SNR，SFDR应该怎么仿呢?
采样频率fs=208kHz，fin=103kHz,
由fs=>采样间隔约为4.8us，做1024点的fft，tran仿真时长设为t>1024*4.8us取7ms足够了，
然后把数据保存下来做SNR,SFDR，ENOB的分析，这个数据对不对?
求指教~谢谢

对的，只要你没算错

None can offer effective solutions to your problems, in terms of your information.