PLL系统级仿真

我想用Cadence里面自带的PLL各种模块的symbol搭建一个PLL系统级仿真，但是我用到分频器的时候，对这个用verilogA语言编写的symbol，其参数设置，还有其整体symbol的外端接口表示看不懂参数设置项为：

这个gain 和min_sigdenom 分别代表什么意思，比如说我要一个100分频，那这几个参数怎么填呢?


外端接口为

输入怎么有两个接口呢?那输入信号应该接哪一个呢?

看他的verilogA代码，gain是输出的高低电平幅度。

signumer 的电压是分频数。比如说是10V，那么分频就是10倍咯。另外两个是输入和输出。

ganxiefenxiang

fgfgfgfdghgdgdfgd