怎么解决电压“过冲”或者“下冲”现象？

使用Deglith电路消除过冲和下冲情况，通常有两种办法对数字电路做调整，其一采用简单RC滤波器，但是消耗一定的面积，其二采用D触发器对上升沿采样，消除glitch.对于开关管的下冲现象，由于开关管面积很大，寄生效应突出，下冲可能出发latchup发生，考虑使用过零检测电路，及时关断开关管。

加大loading，增大输入信号的rising/falling time

Why do you care about overshoot in your applications?

吃饱了撑的，纯粹dan teng

是么?这个问题就没点意义了?多说点儿有营养的话吧~

Reduce slew rate.

我觉得这个问题有意义，例如leading blank 就是解决这个问题而产生的技术。若你接触的电路都不care这个，那就无所谓了。

不用考虑latch-up吗?

如果要认真考虑起来，就要关注过冲幅度，过冲脉宽等等。如果强度和脉宽时间都不够载流子运动的，何必考虑?
其次，很多现象都只是仿真时的现象而已。在考虑到寄生电阻电容等效应后，自然就会消除。

原来如此

這問題很好
我也想知道答案

你的意思是仿真时会产生过冲和下冲，而实际做出的电路不会?

实际电路未必会有，确切的说，未必能测的到。

带着后仿看看

过冲的存在不会随着的寄生的增加而消失，过冲往往是由于时钟沿的设计的不够合理，可以通过设计时钟的相位消除。

楼上回答的不错啊，顶起！

我碰到过由于IO输出过冲引起EMI问题，解决的办法就是降低slew rate,但是不是你这种过冲;

增加反相器输入信号的上升下降时间。这个过冲是通过Cgd，从输入耦合到输出的。
看你的输入信号非常陡，实际当中没那么陡的吧。一般都在100ps左右吧。如果用那么陡的信号当然耦合得更厉害了。