运放相位裕度足够,为何仍出现减幅振荡!
新设计了一个classAB的运放,做buffer,相位裕度足够,约70deg,但是在阶跃响应的时候仍然出现减幅振荡的情况
请教各位都有那些情况会出现这样的现象
hi
please show the circuit and bode plot to us.
J
不好意思啊,这些东西在服务器上,没法传出来
自己顶起来!
阶跃的大小和输入共模范围是什么?
ask the same question, please help!
800mV 共模输入方面足够。
可能的原因太多了,multi loop, transient effect,bias,,,,你还是找本书看看,这样没人能回答
图呢?
不好意思,图搞不出!大家就指点指点一般性的问题和注意点参考参考,谢谢各位!
这个很头疼 有可能仿真相位裕度时环路断的不对,也有可能幅频裕度不够,
坐等高手
你要这样考虑
你的相位是在某个工作点仿真的吧?而你阶跃响应的那点,和你跑AC的工作点一样吗?
尝试下看看不同的工作点,PM如何。
减幅振荡很正常啊,除非你裕度特别大。
大信号转换,然后进入小信号阶段,可能在转换器件你的运放的工作点不正确,导致你的相位裕度不够
PM是小信号概念,在某个工作点附件的线性分析。不保证一定不振荡,特别是在输出级信号幅度较大时,PM分析的工作点线性分析不再成立。
假设你仿真的相位裕度70度是对的,带宽内有没有其它相位小于70度的情况,如果有的话,那点的增益有多大?
会不会是gmL随电流变化,导致相位裕度变化呢。次极点和零点随gmL变化了,有可能需要MZC补偿,
首先看你的正常工作的跳变是否超出了你所做AC仿真的共模电平,或许已经是大信号不稳定;第二看是否有临界收敛的情况,就是说你的0db相位足够,但是>0db处出现了相位很小甚至低于零的情况…………
哦,不太清楚啊
请问你采用的什么补偿方法?
相位裕度好,不代表就没有阻尼振荡了,只是在60°左右处的振荡几乎没有。此外你的系统中有无其他抵消掉的零极对呢?还是上个图,让各位大神发表发表意见吧。
估计是在作开路ac模拟时,断开点的输出一端没有把断开点所连的输入端器件的寄生电容加上。
不能贴图有可能是共模范围的问题,也可能有多个环路,且phase margin是在一个dc时计算的,不能代表大信号的特性,建议大概画个图出来,具体分析!
截图啊
seeing
,无图无真相啊
无图无真相