为什么高频振荡器要仿真相位噪声而低频不用？

高频振荡器一般应用到Transceiver比较多，对相位噪声更在意。一般不考虑jitter指标。
低频振荡器一般应用在时钟等系统，更在意Jitter。
低频VCO也不是不仿真phase noise，而是一般会综合考虑电源噪声和phase noise对jitter的影响。

首先表示感谢。不过感觉你的说法有些矛盾。jitter本质上和phase noise 是一回事，这一点你应该是没有疑问吧。那么高频条件下在意phase noise,那么为什么就不用管jitter呢。
其次，我想问一下，你提到的低频振荡器主要用作时钟，难道高频振荡器不能用作时钟吗?比如PLL。你说的高频振荡器用于transceiver,我同意，因为高速serdes要用到PLL。
再次，我想补充一下，你说的低频振荡器是指开关电源那种应用吗，比如1M以下那种。我其实就是想问，为什么高速Serdes中的PLL要仿真相位噪声，而开关型DC-DC同样具有振荡器，却不用仿真phase noise

我的理解是，
一般RF transcevier中，信号需要多次变频，更多情况下在频域处理，根据不同的应用和SNR指标，会更关注某些频率偏移处的phase noise指标和整体phase noise曲线的RMS Phase Jitter。一般不需要看period jitter ,C2C jitter等时域jitter指标。
不用在RF系统中的低频PLL（几百兆附近），比如在时钟系统，更多会考虑period Jitter， C2C jitter和Long term Jitter。一般会在时域仿真得到电源噪声带来的jitter，频域仿真得到 phase jitter，然后综合两部分得到最终的 输出jitter。
你说的 “开关型DC-DC同样具有振荡器”，我没研究过，不清楚是什么样的架构。

多谢！我只做过PLL和开关电源。你做过RF和PLL。但还是能从你的回答中得到一些启发！thx！