如何在Allegro下使用Verilog-A模型进行信号完整性仿真？
时间：10-02
整理：3721RD
点击：
下了个intel的ibis模型，其中几个高速接口的模型是verilog-A的，这个模型在Allegro里面怎么用啊，跟ibis的使用方法一样么?有相关教程的朋友希望分享一下，不胜感激！
发错地方了吧 这里都是 做IC的 木有 做电路的
哦，我当时看有人在这里面发关于verilog-A的帖子，就在这发了，没想那么多，嘿嘿