微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 3.3V NMOS 用来做电容,Gate一端,SDB为一端,能耐多大交流电压?

3.3V NMOS 用来做电容,Gate一端,SDB为一端,能耐多大交流电压?

时间:10-02 整理:3721RD 点击:
3.3V NMOS 用来做电容,Gate一端,SDB为一端,能耐多大交流电压?

一般1.2倍电源电压,stress不能太高。

这个有什么说法吗? 在那能看到这类的东西

Stress大会影响MOS寿命,甚至直接击穿。大家都这么说。

cmos 5v,能耐到7v, 工艺差距也比较大

如果考虑Stress,Passive RFID Tag,只是有能量场的时候才会被激活,时间极短,并不是一个恒定有源的应用,是否考虑寿命和其他产品会不一样?
比如3.3V MOS 承受6V左右AC电压,但是时间很短。

“比如3.3V MOS 承受6V左右AC电压,但是时间很短。”理论上可以,但时间“多短”和工艺有很大关系,还有环境(温度,湿度)

gate oxide不见得有那么脆弱
看看PCM测试里面的BVGS
原来测过老工艺的200A-的gate oxide可以抗25V+
只是foundry不会承诺很高的BVGS给自己找麻烦
而且栅氧击穿不可恢复
总之,如果要看极值的话看PCM报告里面的BVGS
至于具体用多少,保守就直接问foundry,如果有经验就看对可靠性有多大的容忍程度

请问PCM测试是什么测试呢


process control monitor其实就是wafer上面的测试单元的电参数测试结果
有的foundry管process过程中的条宽,电阻率,还有别的什么东东以及最后的电参数测试都叫PCM
有的foundry把最后的电参数测试叫WAT什么的

反正一个东东,如果你们是大客户的话,可以造foundry拉这个结果,可以看到工艺的一些器件数据

5V以内。

BVGS很少在PCM文档里面有。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top