怎样设计一个高线形度高输入高输出摆幅的buffer,用于芯片测试。

大家好，我现在设计一个buffer,要求是高输入高输出摆幅，大概输入摆幅500mV到700mV （full swing要加倍），buffer的增益是单位增益。工艺是0.18微米，电压1.8V, 我试了很多种结构（source follower, FVF, rail-to-rail），发现不仅线形度不好，同时增益也很难达到0dB，基本都是-3dB到-8dB. 我希望THD可以到-50dB。buffer的负载是50欧姆电阻和50pF的电容并联。buffer的输入级希望只有电容，大概300fF以内。请有经验的设计高手指点一下。谢谢。

顶一下
用运放来设计这个buffer其他指标感觉还好做，就是驱动50Ω的电阻和50pF的电容，这个运放的输出级该用什么结构呢?同求~用浮动电流源AB类输出级怎么样?

输出信号的频率那?
1M?
10M?
100M?
or 更高?

信号频率10MHz，但是为了保证失真度不会受到带宽的影响，所以-3dB的带宽至少应该大于50MHz。多谢指教啊。

buffer的-3dB也就是开环opa的GBW要大于50M了，运放第二级的话肯定没有什么增益了。用两级结构，rail-rail吧SR应该也有要求的

负载50欧姆还达不到0db?没加负载仿真了吧

高增益的运放构成单位增益，由于反馈，你的线性度怎么会不好?

不好意思，没有说明，我要的是全查分结构。如果用差分输入单端输出的结构，再加上负反馈构成跟随器，问题不是很大，但是对于全查分结构，我目前觉得只有用电阻构成负反馈的方法，但是这样的缺点是对于buffer的上一级电路，由原本的电容负载变成了电容和电阻载了，我的上一级电路是 switched-capacitor电路，所以负载不想有电阻，怕影响输出摆幅。