微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 电荷泵PLL疑难杂症求助

电荷泵PLL疑难杂症求助

时间:10-02 整理:3721RD 点击:
普通结构的电荷泵PLL,VCO是RING OSC架构,鉴相器,分频器,都是1.2V供电,电荷泵和VCO由3.3V供电;
BUG: 正常工作后,3.3V不掉电,只是将1.2V降到0.8V后,输出时钟变为低电平, 而后升回1.2V后输出不能锁定,需要继续升高到1.3V才能正常锁定;或者是在升回1.2V后,设置一下PWDN信号复位一下PLL,时钟才能恢复正常;大家以前有碰到过吗?

这是个正常现象,数字电路需要reset,比如driver有些其它状态,一旦进入这些状态,divider ratio就一直不正确。如果真的有上电后又掉电的应用,那设计的时候就要考虑周全。

还有一个PLL放它旁边,只有divider部分不一样,其它都一样,就没有这样的问题;没问题的divider是同步计数,且分频数为20几,出问题的divider是异步计数,分频数为8,就是XQ连到D,Q再连到下个D触发器的CLK;老板怕隐藏风险,要我弄清楚原因;

估计是电源上电的过程中,PLL的VCO跑过头了,频率太高,导致数字部分不能反馈这么高的频率,然后就失锁了;复位一下后,VCO用从低频开始跑,就能锁定到目标值;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top