微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷09闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�婵犵數濮烽弫鎼佸磻閻愬搫鍨傞柛顐f礀缁犺銇勯幇鍓佺暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > ADC的精度与运放的增益

ADC的精度与运放的增益

时间:10-02 整理:3721RD 点击:
从paper中看到10bit的ADC要求运放增益为76dB,12bit的运放增益理论下限为88dB求教各位大侠位数N与运放增益之间的关系?

看你做啥样的ADC

16bit的还要求60dB呢
看baker的书里有专门讲的,Nyquist adc

对于流水线ADC而言,所有子级电路的增益误差对流水线ADC的总误差影响小于LSB/2即可算出第一级的最低增益要求,这里面不能粘贴公式,所以只能这样回答了。

1/(AOS1*fc1)+1/(AOS2*fc2)+....+1/(AOSn*fcn)<=LSB/2,其中AOS为每一级的增益误差,fc为反馈因子。

增益决定他的静态误差

google !

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top