微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > CMOS工艺中的BJT性能问题~~

CMOS工艺中的BJT性能问题~~

时间:10-02 整理:3721RD 点击:
刚看到一篇过温保护的paper,作者说标准CMOS工艺中的BJT性能较差,请问各位是什么原因呢?

标准双极型的npn是垂直结构,集电极包围着基区,这样集电极收集发射区注入基区电子的能力提高,beta可达到100左右,而且NBL大幅减少了集电极电阻。



标准CMOS工艺中的PNP就是PMOS里面的横向寄生P+ NW P+结构,发射极电子只有大部分到达集电极,其beta较小在几左右

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top