hsim求助

仿真ram 的时候遇到的，
先把ram的mos管的w，l都shrink到原来的0.85倍，加上激励，仿真的时候读出的数据是正确的（跟设置的状态是一样的）
此时的hsimspeed设置整体为8，ram部分为3，hsimvdd=1.8 数字部分的电压也是1.8v
然后又把ram的周边控制数字电路也shrink，这时候仿真的时候，在原来没有毛刺的地方出现了几个毛刺
设置跟刚才是一样的
一开始觉得是设置的问题，于是把hsimspeed的的值设为6，ram部分仍然为3
仿真完的数据仍在错误的位置有毛刺，但是毛刺的位置变了。
我觉得这样反复的修改参数挺浪费时间的，每次把speed降低，都会多花很长时间，要24h，甚至更长，有没有什么好的办法debug?

自己顶下。不要沉下去了

thanks

你好，我想问下数字顶层假设为digital_top，digital_top下包含有4个RAM，在*.sp文件中如何假如VDD能保证整个数字部分都连接到VDD，用.param hsimvdd = 1.8
.global vdd vss
.vvdd vdd 0 1.8
.vvss vss 0 0
上述命令好像不行，RAM部分的管子始终没有电压，问下原因?