微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence verilog问题

cadence verilog问题

时间:10-02 整理:3721RD 点击:
在cadence保存verilog的时候出现下面错误是怎么回事?
*F,WRKBAD: logical library name WORK is bound to a bad library name "testbench"
怎么解决这个问题

你的verilog模块是在别的库里编译保存symbol的吧,在现在工作的库里重新编译产生symbol一遍就可以了

嗯我重新建了个库后可以了,不过我不是很理解为什么在别的库就不行

Thanksgiving

遇到了同样的问题……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top