Verilog-A 怎么输出一组数据到文件(做ADC的FFT分析用)
时间:10-02
整理:3721RD
点击:
因为要做ADC的FFT分析,需要把ADC的数据保存下来导入到Matlab中,但是仿真完之后ADC的输出是连续的瞬态数据,想用Veilog-A 采样得到一些离散的数据,保存到文件中。但是试了试ahdl中自带的例子,怎么都不能成功。求助下大家是怎么仿真ADC 的FFT。
我可以解答Verilog-A输出文件的问题:
Verilog-A中包含很多系统函数,其中$fopen、$fscanf、$fstrobe、$fdisplay、$fclose与文件有关。
用法与C语言几乎一样,$fstrobe相当于C语言中的fprintf。
用integer型变量保存文件变量。
谢谢哦,我用的是自带例子中的sampler,后来发现在它的symbol中写入的文件路径,没有赋值到代码里,所以没写进去。
求指导我不知道怎么看输出的数据额
"Encountered illegal access of a displine array",use a node array instead这个问题怎么解决,node array又是什么?本人刚入门,编写ADC程序遇到这个问题,integer数组怎么写进文件中?请各位大神赐教