请教piplineADC的SH级前仿时间余量的问题

我做100Mhz的piplineADC的SH，采样和保持时间各为5nS，
在做保持阶段速度精度仿真时，在4ns时达到LSB/2要求，可以么?
在做前仿时是不是需要留出一些余量啊，留出多大时间余量为宜啊?
希望高人指点！

這種東西是根據你對那套製程的熟識度來講的, 如果有些東西像電容可以直接用LAYOUT的EXTRACTION去做仿真的話, 當然就最好. 不過除非你是神, 很多時候還是要透過 POSTSIM 之後才可以做修正的動作, 所以好好加油吧 ！

强人，学习！

问2楼，电路仿真阶段怎么用layout的模型?

111111111111111111111111