请问：MIM电容下为什么不允许放MOS管？
从层次上来说，我觉得应该是可以放的呀
我想可能： 1） 下面放其他器件，使得在开始做MIM电容时这一片不平，影响电容精度（不过不是有CMP嘛）；
2） 由于电容的电力线影响，可能会与下面的器件产生相互的干扰。
所以，如果对电容要求比较高，如匹配，精度等有要求的地方，下面不应该放，可是如果我对这些要求都不高呢，为什么不能放?
如果我需要一个比较大的电容，下面放MOS电容，上面放MIM电容，这样多层不是可以节省不少面积嘛。
神马都不放寄生还嫌大、、、你太随便了
如果对MIM匹配精度要求比较低，下面摆MOS应该OK的。COST DOWN的压力。
像您提到的一般都有CMP技术，下面MOS对MIM加工影响有限，不过可能要稍微考虑下coupling effect的影响。
仁兄说的正确，确实cost down的压力使然。前面那位兄台担心也对，不过有些地方对寄生并不敏感，即使寄生也无妨。最典型的就是decouple电容了，如果上层MIM电容，下面放MOS电容都作为decouple电容，形成夹层的方式，寄生也是可以变成好事的。
就是不知道有谁实际这样做过，因为我以前没有这样做过，心里没有底。所以问问达人。
有项目用过。不知道您用的工艺是否有特殊的考虑? 或是直接向Fab确认这样做有何风险?
rf工艺可以的吧
“最典型的就是decouple电容了”?decouple没有必要用MIM吧，再说MIM值又不大
举例而已，decouple MOS电容上面可以加上一层MIM电容，电容面积比更高。
对于低频电路，如果排除工艺制造上的问题，如果单纯从寄生角度来考虑，Miller电容下面也可以放的电路的。
呵呵 我也碰到了同样的问题
我目前是没有理会fourndry的rule（问了他们，没有得到什么有用的信息），直接把MOS放在MIM电容下面
芯片测试了，性能还都OK。就是不知道对Yield会不会有影响
可以啊。电感下面都可以放。呵呵。正是：人有多大胆，地有多大产。
google 三明治電容
但是 得改 drc rule 拿掉一些東西 ,你畫越大代工廠才賺得多阿..所以都客意不準你使用
但是可以用的但要改
另外一堆UHV DEVICE 都超大顆.. 不過得懂的才能偷 rule
我们使用SMIC 0.13rf工艺做的滤波器显示，IFF中的MIM电容叠在IFF的OP之上，流片结果是带外抑制比仿真值恶化了10dB。我们滤波器是4M中频，2M带宽。先前在TSMC做的片子MIM下无器件就没有这样的问题。有没有人继续分享相关经验?
MIM电容如果是在较低金属层上时，会影响mosfet等有源器件的匹配。可能因素有局部的应力作用，也有可能是MIM金属极板对氢气氛下退火的影响(liner金属有可能对氢原子有大的吸附能力，从而影响退火的效果，上述退火可以减小多晶硅栅表面悬挂键对mos管阈值的影响。不确定高阶工艺里还有没有这个工序)
叠放之后的效应能后仿出来吗?
metal 是后道工序，退火怎么会是在做metal之后呢?又不是PIP电容。
一般MIM电容都在top metal-1这一层做，stress effect也许会有，但是和metal走线没有太大区别，一般单个MIM size不会太大，也就10u20u
老帖被挖出来了。时间过得可真快
时隔3年，我回来回复一下：
关于这个问题，我以前在论坛上问过，后来直接也问过foundry的PIE，得到了回复:MIM电容是可以放东西的， 包括MOS管、电阻等等，从工艺的角度来讲，都可以放。不让放，主要是从电路的角度考虑的，匹配、寄生、干扰等等，所以要用的同学，根据具体的情况掂量一下即可。
我们在下面放了，DRC忽略，LVS过了，代工说可以放，只是可能精度会有影响！
我百度了一下，目前有些CMOS工艺在做完所有后道工艺以后确实有N2/H2的alloy。
http://wenku.baidu.com/link?url= ... dQj2niqsV7l3W-7PgHK
这个步骤的原理可以参照Alan hastings的模拟电路版图艺术第二版12.3.3节以及“Effects of Metal Coverage on MOSFET Matching”这篇文章，虽然这些内容有点老，呵呵。
我不是做工艺的，不确定是不是大部分CMOS工艺后道做完以后都有这个N2/H2的alloy工艺，欢迎大家特别是FAB的朋友们讨论。
学习了。
一般工艺最后都有Alloy，其目的是为了饱和gate oxide的悬挂键。如果oxide 本身的质量比较好，Alloy的作用就不大了；但如果oxide质量不好，alloy影响就很大。之前我遇到过一个case, MIM下面的MOS Vth和model差了很多，而且viariation也很大。
IBM的工艺就是可以放的，主要看工艺了！