微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL设计求职

PLL设计求职

时间:10-02 整理:3721RD 点击:
各位做过的PLL前辈,我在做的锁相环用三阶环路低通滤波器输出的VCO电压控制信号上出现了2倍的本振频率的震荡,VPP约300mV,求问这是什么回事?怎么解决呢?

坐等高手解释

Can you post the schematic?
mpig

用二阶的loop filter 会比三阶的要好些。

先把二阶的搞定再转成3介

ac couple vtune频率2倍是合理的
vpp300mV是不对的,没有锁定

学习一下

难道用在卫星导弹上?

学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top