现在的行情，模拟工作5年一般情况下年薪多少啊？

反正都是我朋友、我邻居、我身边，就是没有人说自己。数字后端的比模拟的（前端）高并不是罕见现象，我是layout的，模拟后端5、6年的能到40万反正我是没听说过，孤陋寡闻了。

越老越吃香越老越吃香越老越吃香越老越吃香越老越吃香

做PR是在拿命换钱啊,看看人家的工作强度。再说了人家PR做5，6年都在负责整个chip的tapeout，再看看analog engineer，说不准还在调运放呢，完全不是在一个等级上的工作...

反正总的就是个供需关系、、、

有可比性吗?奉劝所有做analog layout的今早转行

上海，北京的话，如果你的水平还不错，比如年终评价80分（100分制），可以到25W年薪，更好的可以30W。如果只是60分，也就18W吧。当然有几个公司给应届硕士就能接近20W，不过招的人也不多，这种特例不代表行业平均薪资。做PR真是透支健康挣钱呢，有连续工作三四十个小时的。模拟现在也不能说越老越吃香了，能不能干到老还不一定。

难道你让我们自己layout啊?

现在不就是这样吗，analog layout或主动或被动的，做几年就换新人，哪家都不愿意花钱养有经验的。结果就是芯片版图基本靠前端主导，总是瘸了一条腿儿。

什么叫 "芯片版图基本靠前端主导，总是瘸了一条腿儿" ?
做layout本来就是应该designer主导的，layout能化腐朽为神奇么?只有化神奇为腐朽的可能性吧。
如果designer不懂layout，那基本上design的东西和layout的质量都不会太好。
其实在做电路设计时候就要考虑到layout，有时候电路是灵活的，可以根据layout size/shape来调整
不过layout engineer 无法主导这些

其实目前国内小规模公司有很多情况不是太好，不仅仅是运营或市场的问题，作为科技公司，核心问题还是人，是从业人员的职业素养问题，比如类似于你这样的封闭和自以为是。

呵呵，我只是陈述了一个事实，你却赤裸裸的攻击别人
还把职业素养挂嘴边，让人无语啊...
估计又是一个屁股决定脑袋的

是什么样的自信让你认为你对一个职业的看法就是在“陈述事实”而别人的看法就是不对的?
当然我认为这个可能跟你所处的环境、接触的人有关系，但是这个仅仅是人的因素而不是职业或职位的原因；
还不明白?我试着这样表达一下，你父母是做什么行业的?你可以因为他们不努力或不敬业歧视他们，但是不要歧视他们从事的行业本身；
您是做电路的，你应该认识到逻辑的重要性，拜托在讨论问题的时候思路清晰一点儿。

这点表示赞同。我做模拟设计很不喜欢把版图交给其他人。因为版图本身就是设计的一部分。首先，设计一个电路，一个系统，全部加起来的时间都未必有版图的三分之一。自己不做版图，那工作就相当于只完成了三分之一。其次，许多版图可以简化。只有自己知道版图有多困难，才会设计一些版图不困难，简单的电路出来。比如说，cascode opamp，假如两个transistor取相同的W，可以结合起来，省contact，这些就得自己在设计的时候考虑到。假如把这些工作交给版图工程师，我不明白是我设计，还是版图工程师在设计。最后，设计高频的电路，有时候还需要修改版图，修改到达标为止。版图此时就是设计。

补充一下，你认为我对你“人身攻击”那一部分，我认为是在“陈述事实”

真不知道我那句话捅了你的肺管了?又下了一个歧视xx行业的结论。
至于layout，我自己也做，floorplan先做好，保持top level可控，重要block有时间的话自己做一下
你觉得layout engineer能做 whole chip pin definition, pin assignment, I/O bar assignment, power/ground planning,ESD structure么?

模拟最好能精通工艺

此处省略三百字，低调低调，哈哈

有经验也要看老板愿不愿意留，说来说去就是钱的问题了。

发展的好，不缺这点钱。发展的不好，处处都想省钱，结果人就跑了。

说实话我感觉肺管被捅的好像你自己。
你提到的这些工作，不是由我回答，该由谁来做要看你公司的职位分工和前后端能力匹配，我理解你去做这些事的原因可能有一下这些：1、和你搭配的layout没有这个能力；2、和你搭配的layout有这个能力，但是你不用他做，你觉得还是你自己做比较靠谱（这里面原因我不清楚，可能是你对他的不信任，或者他的收入比你高，你认为这样由你来做是更有效的利用资源）；3、你知道该怎么解决这些问题，但是给不出明确的spec，简单点说就是不会沟通，无法正确传递信息给跟你搭配的layout；4、电路架构不够成熟、需要反复调试、后仿真确定电路，确实这种情况该有你自己做，因为这个沟通成本太大，目前RF的layout普遍采用这种方式，就像前面一位仁兄所说，这也是IC设计过程中不断探索和变化的结果。
所以你看，很多情况下你去做这些并不是你有多牛，可能跟你的实际项目有很大关系，因此还是请你思路清晰一些，如果你是在讨论问题的话。还有，“歧视XX行业”是在例子里，当然背景来自于你之前文字中表达出来的态度，欢迎对号入座。

1、，有点儿幽默感好不好，我这句话是针对你上一条中提到的“陈述事实”所说的。
2、你的设计可以真的很好，虽然我没见过我也不懂但是我相信你是诚实的。但是，这跟你对一个某个非技术问题的看法真的有关系吗?再次拜托，逻辑清晰一点儿，毕竟你是做电路的啊！

我只是想说，如果想发展的好点就别做layout.

前面你说过的那些话归纳起来就是认为我封闭自以为是。
我真不知道那句话引起你如此大的怨愤，呵呵
起因是因为我说了designer应该主导layout。
可事实就是designer对芯片负责，当然包括layout，因为衡量designer的是芯片work与否，performance如何
而layout engineer只需要看LVS/DRC过不过，最多加个parasitic extraction
by the way， 你反复提到逻辑，不知道这么点事情有何逻辑可言
不就是designer估个size，画个boundry，定好power/ground和出pin位置，highlight几根重要信号，layout engineer开工

嗯

说你封闭和自以为是是根据你在6楼、11楼所说的话，你忘记的话可以自己去看。这贴一句话中我就会反对两次："可事实就是designer对芯片负责，当然包括layout，因为衡量designer的是芯片work与否，performance如何"，这句我认为所有环节都对芯片负责，包括前后端到生产运营到封测，而不仅仅是designer，你这样自以为是了；“而layout engineer只需要看LVS/DRC过不过，最多加个parasitic extraction”这句我也反对，说明你对layout认识不深，不了解，你封闭了。说你逻辑混乱例子很多，例如“呵呵，我只是陈述了一个事实，你却赤裸裸的攻击别人”这句，我指出过你把自己的看法当做事实了；以及“不过身边berkerly standford的PHD都在enjoy 我的design review...”这句，我都不知道你在说些什么。这里的“逻辑”指的不是0和1，是你说话做事的思维方式。
幽默感也很重要，唉。

楼上的太激动了，两位背景和经验和视野不一样，很难说到一块去，不过我还是觉得design的确是主导，不管在哪个环节。

6楼不是我说的...hezudao 让layout转行都要算再我头上?

以和为贵啊！