微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 流水线ADC中比较器失调问题

流水线ADC中比较器失调问题

时间:10-02 整理:3721RD 点击:
书上说.......流水线ADC中比较器的失调只要小于Vref的几分之一(由每级有效分辨率和冗余位数决定),失调就不会限制ADC。测试结果说......14位的ADC,DNL零点几LSB,按照原来的思路就觉得比较器应该不限制性能了,但稍微优化了一下第一级的比较器,ADC的动态性能竟然提高了10dB,为什么呢?请指教呀:)

也在设计流水线AD,没考虑过还有这个问题,你确定之前使用的比较器的失调小于Vref/8?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top