AMS混合仿真问题

请教一个问题，我现在有一个混合信号IC项目在做总体仿真。它包括数字部分和模拟部分，模拟部分现在是用的schematic电路在做前仿，数字部分是用的verilog网表+SDF反标文件做后仿。仿真器是用的verilog_AMS，由于电路规模较大，信号不能采用save all的形式，对于数/模接口信号只能采用保存部分信号的方式来查看。
但是，如果我想看数字module内部的网表信号，应该怎么操作了。AMS仿真器中是否有保存verilog内部信号的功能，请大侠解答，谢谢！

这个我也遇到过，因为没必要，所以没深入研究。
你搞定没?
我下午研究一下，告诉你结果

只能看verilog里面调用的各个子模块之间的信号哈，而且前提是顶层只有各个子模块互相连接的关系，不能有其它的如反向、与之类的关系

digital信号data很少，可以多存点，ananlog信号存上面几层就行了