cadence前仿可以模拟驱动能力的强弱吗？

小弟在做一个14bit SAR ADC， 测试结果随着工作频率的升高而出现台阶现象（在斜坡测试中），我怀疑是由于部分走线过长导致驱动能力不够，因为在前仿和后仿中都是没有此类问题出现。请问我可以再前仿中改变一条走线上面的驱动能力吗，想把它模拟成弱驱动，然后用仿真去还原测试的台阶现象。
请各位大侠不吝赐教。

Add some parasitic capacitors to long interconnection wire?