微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 跪求 cadence615 verilog仿真问题

跪求 cadence615 verilog仿真问题

时间:10-02 整理:3721RD 点击:
cadence615 使用的是mmsim10 仿真器,但是进行不了verilog 仿真

出现这样的报错

有没有人遇见过怎么解决?
Error found by spectre during AHDL read-in.
ERROR (VACOMP-1008): Cannot compile ahdlcmi module library. Check the log file input.ahdlSimDB/890_work61_PADCHLMC_DA12_veriloga_veriloga.va.d2a_ideal.ahdlcmi/Linux2.6.9-89.ELlargesmp+gcc/../ahdlcmi.out for details. If the compiler ran out of memory, use 'setenv CDS_CMI_COMPLEVEL 0', and try again. If the reason for the failure was a syntax error, contact your Cadence Customer Support representative with the netlist, log files, behavioral model files, and any other information that can help identify the problem.

INSTALL GLIBC

谢谢你的回答,我明白你的意思,帮我讲详细一些好吗?

谢谢你的回答,我明白不你的意思,帮我讲详细一些好吗?

谢谢你的回答,可否讲详细一些,我不是很明白你的意思,谢谢你

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top