关于LDO环路零极点的计算

我想问一下各位大神们，LDO环路的零极点如何精确计算，或者估算在某一个范围内?不知道为什么我计算的零极点位置与仿真的结果相差较大呢……那些EA的输出电容、功率管的输出阻抗与其输入电容等等的估算是怎么弄的……我的工艺是0.5um的……感谢各位大神的指点！

同问！

这个输出极点怎么求，负载电容是100p仿真显示极点频率应该是368Hz，估算的频率应该是8359Hz，相差一个数量级啊，应该是计算方法不对，我是用gds/cl的

那个直流参数是输出端pmos管的，下面共源共栅阻抗大很多

顶一下前辈呢

没人懂?