关于Pipelined ADC的分辨率问题
之前做过一个13-b, 2MSps的Pipelined ADC,架构为2.5*6+3,总共7级,冗余2-b. 之所以取2-b的冗余码,主要是由现成的3-b FLASH,所以省时间。
设计参数(特别是Thermal Noise & Mismatch)全部按照13-b来设计。
如果按照13-b来作FFT的话,结果ENOB为12.8-b,如图1;但是如果按照15-b来作的话,ENOB可达13.8-b,如图2
我觉得前者比较靠谱,但是为什么增加冗余位可以提高ENOB呢,既然这样,我是否可以增加冗余位来提高ENOB呢,我觉得比较困惑,请大家指教
total noise=quantizaton noise+thermal noise
每次看你回复,总是挺兴奋,呵呵。
言归正传,if thermal noise is not a limited factor (i.e. with large caps), can the conclusion that increasing the redundant bit increases ENOB be soundly addressed
你说的没错。但是估计没人这么做,功耗太大了。
从quantization角度来讲就是15bit阿,sdm经常把quantization做的低于thermal,好奇为啥用冗余这个词
毕设做过,好久没看都忘了。
以下是我对这个问题的理解,如有不妥或错误之处,请拍砖哈!
这个问题可以涉及到一个基本的设计问题,
那就是我们常说一个ADC的指标是N-b(不妨称其为分辨率额定值),这个N-b有的是指SNR,有的是指SNDR,还有的是指SFDR,没有统一的标准。一般以SNR居多。
从SNR的角度而言,理想值确实是15-b。但是在实际情况中,SNR中的noise不仅包含量化噪声,而且还包含电路的所有噪声,其中最主要的是热噪声,在高速应用中,主要还有时钟抖动噪声。因此,如果要设计一个N-b的SNR,有两种途径:其一,在其他噪声不太小(若只考虑热噪声的话,Cap不用很大)的条件下,让其量化位数大于N-b;其二,在其他噪声很小(若只考虑热噪声,则Cap很大)的条件下,可以取量化位数为N-b.
实际设计中,为了减小成本与功耗,以第一种情况居多,所以如果基于SNR的分辨率额定值要求N-b,则其量化位数大于N。至于大多少,没有严格的限制,主要考虑功耗和面积即可。
具体怎么做看N取多少,看来你第一次做adc,多找几本书看看吧
回复太空洞,能提供点实质性的内容吗
都是基本的东西,所以让你去翻书,没必要在这重复浪费时间
能解释呢,就稍微解释一下,给新手一点帮助,怕浪费时间呢,即便提供一些参考资料的名称也行。
什么也没说,那岂不是很空洞吗,也不知道浪费的是谁的时间