关于PLL中的DA相噪补偿（改善相噪和杂散）
相信有做过这方面研究的都有所了解。这种方法大致为：将Delta-sigma结构中产生的相位误差（相噪和杂散产生的根源所在）提取出来通过DAC变换馈送到环路滤波器中补偿DSM结构产生的相位误差。以此达到改善相噪和杂散的目的。这种方法融合了相位内插的原理。
有实现过这种的前辈指点一下，如果有实际的设计实例就跟好了！万分感激！
怎么没人帮助啊，自己顶一下 别沉了
补偿了也不能百分百去掉。 不如用higher order delta sginma
现在采用的就是高阶DSM结构哈，请问你有做过补偿的方法吗?能不能详细给我说一下。不胜感激啊。
现在采用的就是高阶DSM结构（MASH），想通过这种方法改善相噪和杂散。请问你有采用过这种方法吗?能不能详细说明一下呢?不甚感激啊。
我最近也在搞这方面的东西，我看了些原理性的东西，但没具体搞DA补偿的方法，因为我发现环路中融合FIR滤波器概念也能很好的降低量化噪声引起的phase noise，实现起来可能更方便，好像有这方面的文章，可以查查。
你也可以采用高阶DSM结构的同时，压低pll带宽，同时引入更高阶的环路滤波器。
至于DA补偿，无非是想抵消掉pll环路不能滤掉的噪声，要用到多比特DSM，这个DSM的量化器的level数决定了补偿的效果（如果没有gain mismatch的话）。这个deta sigma DAC抵消多模分频器相位注入的同时也引入了量化噪声（整形后集中于高频部分），如果其DSM量化器的level数为32，量化噪声水平将减小1/32，亦即pll环路不能滤掉的噪声将减小至1/32.
I guess the path mismatch between DSM-DA and FD-PFD limit the noise cancellation
你说的很对，单bit的DSM不行嘛?前面我一直采用的是单bit 的DSM结构输出
多级量化器如何实现呢?我还没怎么做过这方面的工作，求指点一下 谢谢
补偿用DSM要用多比特。这里用的都是低通的DSM，量化噪声被整形到高频部分。如果补偿用DSM采用单比特，那么它补偿前面相位注入的同时，又引入了同样量级的量化噪声到环路中。所以你要用到多比特的DSM（也即将量化噪声功率降低，整形后的噪声功率谱整体下移）来降低噪声幅度。
多级量化器是指?
补偿用DSM要用多比特。这里用的都是低通的DSM，量化噪声被整形到高频部分。如果补偿用DSM采用单比特，那么它补偿前面相位注入的同时，又引入了同样量级的量化噪声到环路中。所以你要用到多比特的DSM（减小量化步进，降低量化噪声功率，整形后的噪声功率谱整体下移）来降低噪声幅度。
多比特量化器就跟多比特AD差不多，数字里面截取高位就行了。
你说的这种是采用单环多阶的结构吗?
单环，mash结构都可以，单环结构要看下在你需要的输入范围内是否稳定。
嗯，我尝试一下，是不是DAC compensation这种方法指定有效呢，我都有点怀疑了
效果肯定是有的，我觉得改善十几dB问题不大
DSM我懂点，pll是新手，希望有机会请教一二
cadence模数混仿(174283932),希望各位初学者和大神加入讨论！共同提高,共同进步
学习中！
