微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 芯片保护电路设计

芯片保护电路设计

时间:10-02 整理:3721RD 点击:
一般芯片内部相连脚位的短路保护和部分脚位的开路保护是怎么设计的?

有没有人能给个方向的?

抱歉描述不太能理解,能具体说明一下嘛



这个是某芯片规格书里面的描述,芯片里面是用什么样的电路实现这个功能的?

谁能给点方向性的建议啊。

这个说的也不清楚啊, 你要说明是保护什么的, 切断输出,还是其它

这个比较难判断,小编能提供有这段描述的的DATASHEET 吗?

四楼有datasheet的描述,能看出点什么门道么?

想一想,开路保护应该是电压输入的pin,而短路保护应该是输入和输出,或输出之间。

四楼有datasheet的描述,能看出一点门道么?

你先搞明白某些pin要短路或者开路会出现什么问题,比如logic fault,烧片等,然后就知道该怎么处理了。

无非就是过流,过压,push,pull

恩,问题再直接一点,如何在电路上判断一个PIN悬空,或者是和最近的PIN脚短接了?至于为什么要判断这两个状态先不管。

和附近的pin短接了还叫悬空?

改了,写错了,是两个不同的状态,不是同时出现的。

这个不需要判断,而且不是每个pin都要保护的。很多pin悬浮或者短接等都不会引起问题,就不用保护。

根据应用,芯片系统结构定保护电路,你只是这样说真的不好判断

For 日本的大廠(ex: sony, panasonic) 應用,是吧?

太笼统。

我没做过,瞎猜两个办法:
1,悬浮,高阻态,用Current sink去驱动,接近地电位,同理,给个Source就会接近VDD。
2,短接,低阻态,我想spec上肯定会指出某两个PIN之间要做短接保护,那么就是在一端给个电位,另一端会follow,用sink和source带不动。



这个有点成本高, 而且不能实时保护吧。

恩,不是给日本厂商做的,是给老美一个大公司做的。

恩,非常感谢,先参考下。

没错,恐怕只有隔段时间检测一下才行。不知道实时的是怎么样的呢?能像ESD么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top