关于LDO的环路

LDO仿环路时，瞬态都正常，可是仿DC的时候就有问题了，总是不收敛，而且输出总是起不来……在网表中修改ITL1,ITL2,ABSTOL,VNTOL可以跑得过去！可个人觉得问题还是出在电路中，可是弄了一周都没有找到问题的关键所在，还请各位前辈们指点迷津！（发个牢骚，做项目没有人带，觉得好有挑战啊………………）

看看稳态下有没有节点到其他地方阻抗无穷大，比如某一点与其他点的连接都是通过电容连的

請問你的架構是哪種的?VREF 是從哪個節點拉出的?

谢谢你的关注与解答！通过今天一天的努力，找到了一些原因，确实是稳态时候的问题，导致了不收敛！希望明天再加油能够解决问题！

回复 3# shaq
这就是我的基准电路！感谢你的关注！

回复 3# shaq

图片又挂了……你可以看看这个帖子！就是我的基准！http://bbs.eetop.cn/thread-423945-1-1.html

使用较高版本的hspice更够有效地解决dc收敛性问题，