关于锁相环中n分频器分频比的问题

请教大家一个问题：N分频器（包含8/9prescaler、A计数器、B计数器），在一个频率段内，如300MHz~3GHz这个范围可分频，但是发现在其中如2.9GHz~2.95GHz这个范围内，分频比由n变成了n+1，不知道哪位大仙实实在在的碰到过，并解决了这个问题的，请赐教，谢谢

这个不难查吧,跑个3G的测试看看8/9,A,B三个模块各自单独工作正常不.不知道你用的啥工艺跟结构能上3g,我做过2g的分频器,有几个高温的corner死活过不去

各自工作都是正常的，电路合起来跑也是正常的，只是出现某个小段频率范围分频比n值加1了。

自己顶下

2.95G以上也有分频正确?可能是你仿真精度设的不够高

应该换句话这么说：各自工作都是不正常的，电路合起来跑也是不正常的，只是在大部分频率范围分频比正常了。赫赫好好检查一下分频器架构，本身就有问题，只是在特定频段才表现出来，其他频率的蒙混过关

单独仿真各个模块，貌似也能分频正常啊；整体电路，我按照小步进仿真了频率段，分频也是正常的。
不能正常分频的频率段很小，就几十MHz。

是不是各个模块连接时，因为建立时间或者保持时间不满足产生了 不稳定的状态

其实这儿也不是没有考虑过，如果建立时间不够，那么频率再往上的时候，也应该是分频错误的，不会存在在中间的一小段频率工作不正常的情况。而且后仿真（寄生参数全提取）都验证过，分频是正确的。

反馈控制双模分频器的信号建立时间不够，更高频时刚好跳过去了?

刚好跳过去了，这种状态怎么仿真得出来呢?