求助MDAC的输出问题

我做100MSPS ADC中的1.5bit MDAC为什么输出这么乱，请问是什么出了问题啊，请哪位给指教

这信息也太少了，至少运放没建立完全。

正玄波输出是输出是这样的，运放是增益自举折叠式全差分运放，增益100dB，带宽1G（负载1pF），还要什么信息呢，我不知道该给些什么
电路如下

1. 建立不完全，可能带宽不够，或者别的原因，先把电路的运放给换成理想运放，让建立正常了再说
2. 采样相输出没有短接，开关有问题；当时理论上来讲只要运放建立够快就算不短接也不会影响，但是短接了效果会好

谢谢了啊，还得请教一下理想全差分运放怎么搭的，只会搭单端输出的

关于输出短接这个问题，我想问一下，因为我这个是双通道采样的，就是说比如p1阶段，通道1采样，p2通道2在采样，总有一个在采样，输出也能短接的吗

只有运放不工作的时候才可以短接，短接是为了下一相更好的建立，理论上说不短接也没事。理想运放很简单，就想mos管小信号模型一样，用vccs加一个负载再加一个cmfb控制输出共模就行了

热心人啊，感谢给与指点，不过我自己搭了一下，仿真不出来啊，能给个电路吗?