bandgap中晶体管的热噪声比较大，通过什么手段能解决？

有多大?

有四五个管子，每个管子的平均热噪声大概38.5uV吧

如果可以简单相加，总共也就是小于0.2mV?

恩，还是蛮大的

点噪和积分噪声有什么区别?

其它因素造成的变化有多大?要先抓主要矛盾。

噪声是一种能量，实际关注的是其功率密度谱。谱线上每点的单位为v^2/Hz。为了能和信号电压进行比较，通常会开方，用V/root(Hz)。
而你说的38.5uV，则是在有限频率范围内对功率密度谱线的积分，也就是说在这个频率范围内，噪声电压的影响程度。但说来这个绝对值没什么用，你要关注的应该是信噪比SNR，单位是dB。
在器件结构和工艺定下以后，有色噪声还有点办法处理，热噪声、散粒噪声这类白噪声就不是你能控制的了。

小编讲的应该是flicker noise dominant，可以增大管子面积……代价是大的寄生，且需要更大的补偿。

其实没有什么特别的：
1）如果是flicker noise比较大，那么增大MOS管的面积将会有明显的改善。
2）如果是热噪声，那么把MOS管的等效电阻做小就可以了。具体到OP，就是输入管的gm做大，电流偏置管的gm做小（比如说降低它的W/L）。

表示你说的很有用！

我的印象中貌似Vos和噪声有一定的联系，要得到小的Vos也需要输入管子的Vsat要小，电流镜的Vsat要大

你是指什么阈值电压 吗?

话说你说的管子是mos还是bjt?

肯定是mos，而且应该主要噪声是nmos 的flicker noise。这个flicker noise要很大的面积，你给个1000+的面积把，否则就用bjt做基准。

CMOS管子和三极管

我的噪声主要在运放输入对管和输入之路上的电阻和电流镜管的热噪声

你噪声应该看积分噪声比如1Hz-100KHz,不知道你的model是否支持flicker noise，一般model热噪声都支持。

我看的是积分噪声，支持fn噪声，但是他们的噪声显然都比fn噪声大
我的积分范围是20hz到200KHz。我主要调节了输入管的gm,使他尽量大，有一定效果，现在的噪声总值有113uV达到了89uV，要求的最高水平是80uV

哦，基准输出有RC么?若有RC，RC的截止频率是多少?你们关注的是20Hz到200KHz?

基准的输出放了一个大概2.5P的mos电容，说错了我测得是20到100KHz的频率。，我觉得应该是支路的电流较小的原因吧，我每路是5uA，运放是10uA

能给下你op中输入管的面积么?如果你真的要低噪声的基准（比如10Hz-100KHz），你要加一个RC低通截止频率约为1Hz，大电容一般利用片外电容实现。你说的10-100KHz是10KHz还是10Hz?如果你只是先减小基准的噪声（仿着玩）你看下教课书关于noise内容，足够解决你的问题。

我的输入对管的w：10uL：6um值为8，仿真的频率是10Hz到100KHz，没太懂你的RC是什么意思?我仔细看看噪声那一块

什么工艺啊，那么小的管子flicker noise 那么小啊！呵呵这个东西就是model的问题。东西作出来就不是这么回事了。而且猜你的工艺也应该是0.35um以上的，居然flicker noise 这么小。

我用的是tsmc .18的工艺，这个我也不清楚啊

工艺越先进，flicker noise 系数越大啊，看来我们用的工艺太烂了，所以噪声大。

不好意思，我搞反了，应该是工艺越先进热噪声越大，1/f噪声越小。

你在0.18工艺下，热噪声主导是正常的。我们0.5um的就相反了。

是这个样子吗?我基本上前20个主导的大噪声都是热燥，FN噪声确实很小很小，我们还在用28nm和40nm的工艺，回头我仿真一下，试一试，是不是这个样子

好吧我以为他说的是bjt。